IPC9004

IPC9004

概要・特長

IPC9004は、IPClock社が持つ、パケット交換網上で高品質な周波数同期および時刻(ToD)を提供するIEEE1588 V2準拠の最適化された最先端技術を利用しています。
時刻同期は、数多くのアプリケーションからの要求があります。例えば、UMTS-FDDやPseud-wire(E1/T1)で周波数の同期を要求しますし、LTE、WiMAX、CDMA2000やGPSリプレースメントでは周波数同期、位相調整および正確な時刻(ToD)を要求します。
IPC9004は、Xilinx® 7 series FPGAを利用したIPコアです。Chip on FPGAで、8MBフラッシュメモリと64MB DDRⅡメモリをサポートしています。
IPC9004は、アプリケーション依存がない、費用対効果が良く、そしてIEEE1588 v2のBCとOCが高い同期水準を要求されるアプリケーションを可能にするようにデザインされています。

仕様

  • IEEE 1588 v2準拠のBC((Boundary Clock)およびマスター/スレーブ OC IPコア
  • ToDエラー:ITU-T G.8261の条件下で管理される10スイッチGbEネットワーク環境において±1μsec以内
  • 周波数精度の性能:ITU-T G.8261の条件下で管理される 10-スイッチGbEネットワーク環境において16ppb以上
  • BMC(best master clock)アルゴリズム準拠
  • 64スレーブ/チャンネル対応
  • フレキシブルなリファレンスクロック入力:1PPS, 1.544MHz, 2.048MHz or 10MHz, or 25MHz
  • クロック出力: 8KHz, 1.544MHz, 2.048MH, or 10MHz
  • 動作モード:Free run, Trace, Lock and Holdover
  • ハイブリッド 1588/SyncE モード対応
  • ソフトウェアによるアップグレードに対応
  • TCXOまたはOCXO で動作(10MHz、12.8MHz または 20MHz)
  • 一般的なPHYインターフェイスをサポート
  • 低トータルコストを実現
  • 外部CPUの介在不要
  • 安価なオシレーターでも、高いパフォーマンスを実現
  • 既存および次世代のデザインに容易に統合可能
  • 最も極端なパケットトランスポートネットワーク状態上で優れた同期性能を実現
  • 精密なホールドオーバーを提供
  • マスターはGPSからの乱れた1PSSの信号でもロック可能
  • 将来の時間同期規格に対応、容易な機能強化追加

製品構成

対応デバイス、対応OS

Xilinx Series 7 FPGA
(Spartan6については、XC6SLX75T対応可能-カスタマイズ)

ロジックリソース

IPC9004リソースタイプとサイズ

  • Logic : 59000
  • Register:31000
  • LUT:31000
  • BRAM:25
  • DSP:22
  • PLL:1

※IPC9004データシートより

提供物

  • 指定FPGA用Encypted Netlist
  • IPC9004 Datasheetマニュアル

ライセンス形態

  • IPコアライセンス+5,000個分ロイヤリティ+12か月保守サポート
  • ロイヤリティについては、5001個より出荷数量の積算によって、出荷数に応じた価格帯の単価を適用

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

富士ソフトの製品サポート

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら

IPCLOCKのIPC9004
に関するお問い合わせはこちらから

製品詳細や価格などコンシェルジュにご相談できます!
お気軽にお問い合わせください。

お急ぎの方はこちらから

0120-593-111平日9:00〜17:00