KUMICO

COLUMN

検証はあの“三兄弟”だけではない!?

ASICの開発の設計工程で、IPが揃い、カスタムロジックのRTL記述もある程度作成できた段階から、検証のフェーズに入ります。検証ツールというと、皆さんはやはりあの“三兄弟”が思い浮かぶのではないでしょうか。

検証の環境構築にある落とし穴

確かに、回路をコンパイルしたり、シミュレーションを走らせたり、また波形を見たりするのはEDAツール大手三社の製品は欠かせないのが現状です。ただ、単にツールがあるだけで検証ができるわけではなく、周りの回路のモデル、テストケース、またシミュレーション結果の確認と分析などいろいろな仕組みが含まれる検証環境が必要になります。

現在ほとんどの場合は、内製の検証環境が使われていますが、やっと時間をかけて作り上げた検証環境に実は色々と落とし穴があります。まず、検証環境もエンジニアによって設計されているため、本質的には検証対象の回路と同じように、常にバグがある可能性があります。それを使って回路のデバッグを行う前に、まずは検証環境自体に対するデバッグが必要になります。次に、通常はテストプランに沿って、テストシナリオを作成して検証を行っていきますが、プロトコルに対する理解不足によって、必要なテストが漏れたり、或いは逆にある機能に対して過度にテストをしたりすることも十分に考えられます。さらに、十分な検証を行うため、制約付きランダムやエラー挿入の仕組みが必要であるため、デバッグと結果分析には豊富なレポート機能が必要ですが、検証環境を内製する場合にはどうしても回路を動かすことだけに集中してしまい、これらの部分がおろそかになります。

注目コンテンツ

ASIC/SoCの開発を便利にするツールがそろっています

自動運転やAIの基盤となるASIC/SoCの設計・検証・システム開発を強力にサポートする製品を厳選してお届けします。

設計・検証IPからボードまで、ASIC/SoC開発に最適な製品をフルラインナップでご用意

ASIC/SoC開発特集

検証における最も重要な助っ人とは?

上記問題点はEDAツールではどうにもならず、ここで別の助っ人―検証IP(VIP)が登場するわけです。高品質なVIPは検証環境があらかじめ用意されており、それ自体にかける設計とデバッグの工数は削減できます。また、規格準拠を確認するためのテストケースを使えば、検証担当者の理解度に偏よらない客観的にかつ定量的な確認を行うことができ、検証の過不足を避けることができます。さらに、優秀なVIPベンダーの場合、検証環境は完全にSystemVerilogとUVMで構築され、チェッカー、スコアボード、モニタ、カバレッジなどデバッグに必要な仕組みが豊富に用意されています。VIPベンダーの一例として、例えばAvery社(Avery Design Systems Inc.)の場合、VIPに制約ランダム検証や様々なレベルでのエラー挿入ができるため、内製の検証環境でなかなかできない「重箱の隅をつつく」ような検証が容易にできることです。また、詳細な実行レポートはもちろん、規格によって性能に関しても出力されるレポートに含まれます。

検証では色々助けてくれそうなVIPですが、もちろん導入するのにコストがかかり、それが原因で躊躇しているユーザーも少なくなりません。ですが、高品質な検証作業によって、検証不足やバグ混入のリスクを大幅に減らすことのほうが、むしろ得られるメリットが大きいのではないでしょうか。今後の検証において、あの“三兄弟”だけではなく、VIPという強力な助っ人もお忘れずに。

個別相談も承っております。下記よりお申し込みください。

個別相談会申し込み

シリーズ記事

関連記事

まこちゃんブログ

NEWS

MORE  

PARTNER

  • Intel
  • Xilinx

お探しの組み込み製品はキーワードで検索!