COLUMN
後になって後悔しないために！～ASIC開発における重要な工程～
これまではASIC/SoCのフロントエンド設計に必要な設計と検証IPにスポットライトを当てましたが、今回はチップ全体まで視野を広げたいと思います。
近年、半導体チップの集積度が向上し、ASIC/SoCのゲートカウントは百万単位で増加しています。大規模な先端プロセスノードでのチップ開発は、億円単位の開発費用がかかります。アーキテクチャや機能モジュールの設計でちょっとした不注意による後工程からの手戻りは開発期間と費用を膨らませ、製品開発に非常に大きなインパクトを与えることになります。また、製品のライフサイクルはどんどん短くなっており、開発期間を短縮するため、いかに早い段階でソフトウェア設計、並びにソフトウェアとハードウェアを含めたシステム上の検証ができるかが重要になっています。
上記のように、チップのアーキテクチャや機能モジュールの検証と評価、またソフトウェアの早期開発とSW/HW協調検証のための手法として、FPGA搭載の評価ボードによるプロトタイピングが一般的になっています。これは大容量なFPGAにASIC/SoCで実現と実装したい機能或いは回路を仮想的に構築し、実チップにより近い動作環境で検証を行う手法です。この手法により、チップのアーキテクチャの妥当性を確かめたり、HWのモデルとして使ってソフトウェアの開発を行ったりすることができます。この用途の評価ボードは通常プロトタイピングボードと呼ばれ、複数の大規模なFPGAと豊富なインターフェースが特徴となっています。
プロトタイピングボードを使えば、シミュレーションはFPGAで実行されるため、ソフトウェアのシミュレータで何時間もかかるテストはあっという間に結果がわかるため、たくさんの検証シナリオの実行ができます。また、ソフトウェアエンジニアにとっても、SW/HWの協調検証で、より自信が持てるような設計ができます。一歩間違えば何千万円の損失の可能性もあるチップ設計で、後になって後悔しないための最後のガードマンは、プロトタイピングと言ってもいいのではないでしょうか。
注目コンテンツ
個別相談も承っております。下記よりお申し込みください。
