DDRメモリコントローラIP・PHY IP

DDR4およびDDR3コントローラ、PHY、メモリインターフェースサブシステムは、DDR4およびDDR3の業界標準と完全な互換性を提供しながら、高帯域幅と電力効率を実現しています。

GDDR6メモリ・インターフェイス・サブシステム図

完全なDDR4メモリサブシステムソリューション
DDR4メモリ・サブシステムは、業界をリードする最大3200Mbpsのデータ・レートを実現し、DDR4およびDDR3規格と互換性を持っています。PHYは、コマンド/アドレス（C/A）マクロセルとデータ（DQ）マクロセルで構成され、72ビット幅のチャネルを作成するように構成されています。

DDR4コントローラは、Look-Aheadコマンド処理、バンク管理、オートプリチャージ、加算レイテンシのサポートにより、メモリバスの効率を最大化します。コアはDFI互換で、ユーザーロジックへのさまざまなインターフェイスをサポートしています。

詳細は、メーカーサイトを参照ください。
https://www.rambus.com/interface-ip/ddr/