HOME/組み込み製品/半導体IP/汎用IP/ECC with BCH Algorithm IP Core
ストレージ暗号化

ECC with BCH Algorithm IP Core

ストレージや通信のデータ誤り訂正に。並列BCHエンコーダ/デコーダで高帯域・低遅延、構成変更可

メーカー IntelliProp IntelliProp
ECC with BCH Algorithm IP Core 製品画像
製品名
ECC with BCH Algorithm IP Core
スペシフィケーション
ECC
デバイスタイプ
Achronix FPGA、Altera(Intel) FPGA、AMD(Xilinx) FPGA、ASIC、LATTICE FPGA、MICROSEMI FPGA

概要・特長

IntelliProp社のECC with BCH Algorithm IPコアは、業界標準のBCHクラスのエラー修正コードを使用し、ノイズの多いまたは信頼性の低い通信チャネル全体でのデータの損失または破損を防ぐ、エラー検出/訂正の機能を付加するためのIPコアです。
データストレージデバイス(SATA、SAS、FLASH)をはじめ、二次元バーコード、衛星通信/テレメトリー、電波信号記録、無線通信、ADSL、xDSLなどの高速モデム、電力線規格等の幅広いアプリケーションに使用できます。
BCH構成がカバーされていない場合は、幅広いBCHコードをサポートするようにカスタマイズすることが可能です。

仕様

  • 並列処理による高帯域、低いレイテンシ
  • エンコード/デコードブロックの構成を変更可能
  • ワード長/ブロックサイズの構成を変更可能
  • 32、64、128、または256のFIFOデータインターフェイス
  • 並列化されたBCH エンコーダ/デコーダー

製品構成

ECC with BCH Algorithm IP Core

対応デバイス、対応OS

[Xilinx]

  • Virtex-5 LXT/FXT/SXT
  • Spartan-6
  • Virtex-6
  • Artix-7
  • Kintex-7
  • Virtex-7
  • Zynq-7000
  • Kintex UltraScale
  • Virtex UltraScale
  • Kintex UltraScale+
  • Virtex UltraScale+
  • Zynq UltraScale+

[Intel]

  • Cyclone IV GX
  • Arria II GX
  • Stratix IV GX
  • Cyclone V GX/GT/SX
  • Arria V GX/GT/SX/ST
  • Arria V GZ
  • Stratix V GX
  • Arria 10 GX/SX

ロジックリソース

お問い合わせください。

提供物

  • 暗号化済RTLコード or Verilog HDL ソースコード
  • リファレンス デザイン(周辺回路、サンプルソフトウェア)
  • タイミング制約ファイル
  • ユーザー マニュアル
  • テストベンチ(ModelSIM、Xsimのみ対応)

ライセンス形態

プロジェクトライセンス (同一FPGAを使用するFPGA搭載基板開発プロジェクトへのライセンス)

評価版

有償にて、90日間合成可能な評価用IPをご提供しております。詳しくはお問い合わせください。

INQUIRY

ECC with BCH Algorithm IP Coreに関する在庫、価格などの
お問い合わせはこちらから

フォームが表示されるまでしばらくお待ち下さい。

恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。

お急ぎの方はこちらから
050-3000-2102
平日:9:00〜17:00
CONTACT

まずは、ご相談ください。

「探している組み込み製品」も「相談したい組み込み開発」も、まずはこちらから。
“こんな製品はないか”、“見積もりがほしい”、“この技術は対応できるか”、“詳しい実績が知りたい”——質問だけでも結構です。
お急ぎの場合も迅速に対応します。

お電話でのお問い合わせ 050-3000-2102 インダストリービジネス事業部 平日:9:00〜17:00