HOME/組み込み製品/半導体IP/汎用IP/JESD204C
5G

JESD204C

高速ADC/DAC接続向け。JESD204C準拠で1~32Gbps・最大24レーン、64B/66B対応、204B下位互換

メーカー COMCORES COMCORES
JESD204C 製品画像
製品名
JESD204C
スペシフィケーション
JESD 204A / 204B / 204C
デバイスタイプ
Achronix FPGA、Altera(Intel) FPGA、AMD(Xilinx) FPGA、ASIC、LATTICE FPGA、MICROSEMI FPGA

JESD204Cの概要

Comcores社のJESD204CコントローラIPは、JEDECのJESD204C規格に準拠し、シリコンで実証されたコアです。ASIC、FPGA、ASSPのすべてに対応しています。レーンあたり最大32 Gbpsの回線速度をサポートし、JESD204Bとの完全な下位互換性を備えています。
Verilogで設計されており、ASIC、ASSP、FPGA全てに対応可能。Xilinx(ザイリンクス)やIntel(インテル)のFPGAに実装することもできます。
主要なADC/DACプロバイダ、および主要なSerdes/PHYソリューションとの相互接続性もテストされており、安心してご利用いただけます。
5G関連製品の開発も半導体化が進められる中、基地局用無線機(RU)、通信機器、医療機器、計測機器などADC/DACを使った製品開発にはかかせない技術が「JESD204」なのです。

JESD204Cの特徴

JESD 204Cは、高速・高分解能のデータコンバータ(A/Dコンバータ、D/Aコンバータ)とFPGAやASICのようなロジックデバイスとの間で、高速に通信を行うためのシリアルインターフェース規格です。確実に高速で、大量の変換データを伝送する技術は、通信システム・画像機器・医療機器をアップデートする将来性を示しています。

このIPコアは、トランスミッター(TX)とレシーバー(RX)の両方のリンク層を迅速かつ確実に展開することができ、緊密に統合されたトランスポート層もオプションで用意されています。UVMリグレッション環境でのテストも十分に行われており、主要なADC/DACメーカーやSerdes/PHYソリューションとの相互運用性テストも行われています。

仕様

  • JEDEC JESD204C仕様に準拠
  • ラインレート:1Gb/s~32Gb/s
  • 1~24 lanesサポート
  • 1~32 コンバータサポート
  • HDモードサポート
  • ユーザにてスクランブリング可能
  • イニシャルレーンアラインメントシーケンスの生成
  • アラインメント特性の生成実行
  • 8B/10B、64B/66B、64B/80Bのエンコード/デコード
  • Verilogベース
  • データMappingとDe-Mapping オプション
  • Subclasses 0、1、2サポート
  • 内部クロック生成

製品構成

JESD 204C

対応デバイス、対応OS

  • FPGA
  • ASIC/SoC

ロジックリソース

お問い合わせください。

提供物

  • 暗号化済RTLコード
  • ユーザーズマニュアル
  • テスト環境、テストレポート

ライセンス形態

シングル・プロダクト・ライセンス

INQUIRY

JESD204Cに関する在庫、価格などの
お問い合わせはこちらから

フォームが表示されるまでしばらくお待ち下さい。

恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。

お急ぎの方はこちらから
050-3000-2102
平日:9:00〜17:00
CONTACT

まずは、ご相談ください。

「探している組み込み製品」も「相談したい組み込み開発」も、まずはこちらから。
“こんな製品はないか”、“見積もりがほしい”、“この技術は対応できるか”、“詳しい実績が知りたい”——質問だけでも結構です。
お急ぎの場合も迅速に対応します。

お電話でのお問い合わせ 050-3000-2102 インダストリービジネス事業部 平日:9:00〜17:00