LPDDRメモリコントローラIP

LPDDR5/5X および LPDDR4/4X デジタルコントローラは、モバイル、車載、IoT 、エッジネットワーク機器などの低電力アプリケーション向けに高いメモリ帯域幅とスループットを実現します。

LPDDR5メモリ・インターフェイス・サブシステム・ブロック図

LPDDR5メモリ・コントローラの動作
LPDDR5コントローラコアは、シンプルなローカルインタフェースを使用してコマンドを受け付け、LPDDR5デバイスが必要とするコマンドシーケンスに変換します。また、コアはすべての初期化、リフレッシュ、パワーダウン機能を実行します。

コアはバンク管理ロジックを使用して、各LPDDRバンクのステータスを監視します。バンクは必要なときだけオープンまたはクローズされ、アクセス遅延を最小化します。

コアは、コマンドキューに複数のコマンドをキューイングします。これにより、ランダム性の高いアドレス位置への短い転送と、連続したアドレス空間への長い転送の両方で、最適な帯域幅の利用が可能になります。また、コマンドキューは、ルックアヘッド・アクティベート、プリチャージ、オートプリチャージの実行にも使用され、全体のスループットをさらに向上させます。

詳細は、メーカーサイトを参照ください。
https://www.rambus.com/interface-ip/lpddr/