HOME/組み込み製品/半導体IP/汎用IP/VESA DSC 1.2a Decoder IP Core

VESA DSC 1.2a Decoder IP Core

4K/8K表示側の映像伸長に。VESA DSC 1.2aデコーダ、最大3倍の圧縮、ASICと各社FPGAに対応

メーカー Hardent Hardent
VESA DSC 1.2a Decoder IP Core 製品画像
製品名
VESA DSC 1.2a Decoder IP Core
スペシフィケーション
VESA DSC
デバイスタイプ
Achronix FPGA、Altera(Intel) FPGA、AMD(Xilinx) FPGA、ASIC、LATTICE FPGA、MICROSEMI FPGA

VESA DSCとは

VESA DSC(Display Stream Compression)では、視覚的な品質劣化のない圧縮アルゴリズムが使用されています。8Kディスプレイが普及するにつれてデータ転送量が増大しているため、ディスプレイ インターフェースの圧縮技術としてVESA DSCが利用されているのです。

概要・特長

Hardent VESA DSC 1.2a Decoder IP Coreは、VEDA DSC(Display Stream Compression)に完全に準拠したデコーダで、最大3倍の視覚的にロスレスな映像圧縮を実現します。

ブロック図

VESA DSC 1.2a Decoder IP Core

仕様

  • VESA Display Stream Compression (DSC) 1.2a準拠
  • 全てのDSC 1.2a必須なエンコーディングメカニズム
     - MMAP, BP, MPP, and ICH
  • ビデオインターフェース上のトランスポートストリームに準拠した入力バッファリング
  • ディスプレイの解像度に合わせて設定可能
     - Up to 4K (4096x2160), 5K (UHD+), and 8K (FUHD)
  • ビデオコンポーネントごと8, 10, 12, 14, 16ビット
  • YCbCrとRGBのビデオ出力フォーマット
  • 4:4:4、4:2:2と4:2:0のネイティブコーディング
  • ビットストリーム破損の回復性
  • 4:4:4の3ピクセル/クロックのインターナル処理アーキテクチャ
  • 4:2:2と4:2:0の6ピクセル/クロックのインターナル処理アーキテクチャ
  • ディスプレイの解像度に合わせてパラレルスライスデコーダインスタンス(1、2、或いは4)をパラメータで設定可能
  • 各デコーダインスタンスにラインごとのマルチスライス対応(最大で4スライス)
  • デコーダは最大で16スライス/ライン
  • エリアを減らすためにDSCのオプション機能の無効は可能
  • UVMベースの検証環境での100%検証カバレッジ
  • 包括的なテストイメージライブラリとVESA DSC 1.2a Cモデルによる検証済
  • DSC 1.1候補互換

利用例

  • 4K / 8K / UHD TVs
  • Digital TV製品
  • AR / VR製品
  • DisplayPort 1.4製品
  • USB Type-C製品
  • HDMI 2.1製品

メーカーWEBページ

メーカーWebサイトをご覧ください。
https://www.hardent.com/ip-products-vesa-dsc/

INQUIRY

VESA DSC 1.2a Decoder IP Coreに関する在庫、価格などの
お問い合わせはこちらから

フォームが表示されるまでしばらくお待ち下さい。

恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。

お急ぎの方はこちらから
050-3000-2102
平日:9:00〜17:00
CONTACT

まずは、ご相談ください。

「探している組み込み製品」も「相談したい組み込み開発」も、まずはこちらから。
“こんな製品はないか”、“見積もりがほしい”、“この技術は対応できるか”、“詳しい実績が知りたい”——質問だけでも結構です。
お急ぎの場合も迅速に対応します。

お電話でのお問い合わせ 050-3000-2102 インダストリービジネス事業部 平日:9:00〜17:00