HOME/組み込み製品/半導体IP/MCU IP/SPI マスター/スレーブ【DQSPI】
ペリフェラル

SPI マスター/スレーブ【DQSPI】

クワッドSPIマスター/スレーブ。DDR対応、最大7スレーブ、FIFOは512バイトまで拡張可

メーカー Digital Core Design Digital Core Design
SPI マスター/スレーブ【DQSPI】 製品画像
製品名
SPI マスター/スレーブ【DQSPI】
スペシフィケーション
SPI
デバイスタイプ
Achronix FPGA、Altera(Intel) FPGA、AMD(Xilinx) FPGA、ASIC、LATTICE FPGA、MICROSEMI FPGA

概要・特長

DQSPIは、SPIメモリに対して最も速い動作を提供するように設計された革新的なクワッドSPIです。
各メーカーの標準的なペリフェラル製品と接続できる柔軟性を備えています。 さらに、IPコアは、一般的な8,16,32ビットプロセッサをサポートしています。

仕様

  • 8,16,32ビットCPUで動作
  • 全二重同期シリアルデータ転送
  • DMAサポート
  • 32,16、および8ビットシステムをサポート
  • 各種システムバス標準規格のサポート
  • シングル、デュアル、クワッドのSPI転送
  • マスター/スレーブ対応
  • DDR(ダブルデータレート)をサポート
  • マルチマスターシステムのサポート
  • FIFOサイズを128、256、または512バイトに拡張可能(オプション)
  • 最大7台のSPIスレーブをアドレス指定可能(要望に応じてスレーブセレクト出力を追加可能)ソフトウェア スレーブ セレクト アウトプット SSO自動スレーブセレクトは各バイト転送中にアサートを出力
  • システムエラー検出
  • 割り込み生成
  • 各種ビットレートをサポート
  • 高速SPIモードでのビットレート½CLK
  • 4種類の転送フォーマット
  • シンプルなSPUおよびDMAインタフェース
  • 完全合成可能、内部トライステートなしでスタティック同期デザイン

対応デバイス、対応OS

  • Intel FPGA
  • Xilinx FPGA
  • Lattice FPGA
  • MICROSEMI FPGA
  • ASIC

ロジックリソース

提供物

  • VERILOG または VHDLソースコード、または、FPGAネットリスト
  • VHDL またはVERILOGテストベンチ環境
  • 技術文書
    • インストールに関する注意事項
    • HDLコア仕様
    • データシート
  • 合成スクリプト
  • サンプルアプリケーション
  • テクニカルサポート

ライセンス形態

  • プロジェクト限定ライセンス
  • ロイヤリティ フリー
  • シングルサイト/マルチサイトを選択(開発拠点数)

評価版

有償評価版あり
  • ネットリスト提供
  • 利用期間30日間
INQUIRY

SPI マスター/スレーブ【DQSPI】に関する在庫、価格などの
お問い合わせはこちらから

フォームが表示されるまでしばらくお待ち下さい。

恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。

お急ぎの方はこちらから
050-3000-2102
平日:9:00〜17:00
CONTACT

まずは、ご相談ください。

「探している組み込み製品」も「相談したい組み込み開発」も、まずはこちらから。
“こんな製品はないか”、“見積もりがほしい”、“この技術は対応できるか”、“詳しい実績が知りたい”——質問だけでも結構です。
お急ぎの場合も迅速に対応します。

お電話でのお問い合わせ 050-3000-2102 インダストリービジネス事業部 平日:9:00〜17:00