SLVS-EC Rx IP

SLVS-EC Rx IP

概要・特長

  • SLVS-EC Specification Version 1.2対応
  • SLVS-EC Link層で定義される各種機能を実現
  • 各種レーン構成におけるByte to Pixel変換サポート
  • ヘッダ解析とペイロードエラー検出機能を搭載

機能

  • Lane:1,2,4,6,8
  • Baud Grade:1,2
  • Bit per Pixel:8,10,12,14
  • Embedded Data::サポート
  • Dynamic Mode Change:サポート
  • Multiple Stream:対応可

優位性

ピクセルデータにクロックを埋め込んだEmbedded Clockを採用しており、レーン間で発生するSkewを意識することなく基板設計を行うことが可能。高速化や長距離伝送に有利。

デモ環境図

提供物

  • 暗号化RTL(Verilog HDL)
  • リファレンスデザイン
  • シミュレーション環境(ModelSim用)
  • ユーザーズマニュアル、リファレンスマニュアル、シミュレーションマニュアル

ライセンス形態

シングルライセンス/マルチライセンス

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

富士ソフトの製品サポート

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら

MACNICAのSLVS-EC Rx IP
に関するお問い合わせはこちらから

製品詳細や価格などコンシェルジュにご相談できます!
お気軽にお問い合わせください。

お急ぎの方はこちらから

0120-593-111平日9:00〜17:00