HOME/組み込み製品/半導体IP/MCU IP/UART 【D16450】
ペリフェラル

UART 【D16450】

TL16C450互換のFIFOなしUART。16ビットボーレート生成、モデム制御信号対応

メーカー Digital Core Design Digital Core Design
UART 【D16450】 製品画像
製品名
UART 【D16450】
スペシフィケーション
UART
デバイスタイプ
Achronix FPGA、Altera(Intel) FPGA、AMD(Xilinx) FPGA、ASIC、LATTICE FPGA、MICROSEMI FPGA

概要・特長

D16450は、TL16C450と機能的に同じユニバーサル アシンクロナス レシーバ/トランスミッタ(UART)のソフトコアです。また、D16450には、プログラマブルな16ビットボー・ジェネレータが内蔵されており、タイミング リファレンス クロック入力を1から(2^16-1)の間の除数で分周することが可能です。

仕様

  • 16450 UARTと互換性のあるソフトウェア
  • コンフィギュレーション機能
  • 構成可能なBAUDクロックラインを分離
  • 多数決ロジック
  • シリアルデータに標準の非同期通信ビット(スタート、ストップ、パリティ)の追加または削除
  • 独立して制御された送信、受信、ラインステータス、データセット割り込み
  • 誤りスタートビット検出
  • 16ビットプログラマブル ボー・ジェネレータ
  • 独立したレシーバクロック入力
  • モデム制御機能(CTS、RTS、DSR、DTR、RI、DCD)
  • 完全にプログラム可能なシリアルインタフェース特性:
    • 5ビット、6ビット、7ビット、8ビットキャラクタ
    • 偶数、奇数、パリティなしのビット生成および検出
    • 1、1と1/2、2ストップビットの生成
    • 内部ボー・ジェネレータ
  • 完全なステータスレポート機能
  • ラインブレークの生成と検出。内部診断機能:
    • Communications Link Fault Isolationのためのループバック制御
    • ブレーク、パリティ、オーバーラン、フレーミングエラーシミュレーション
  • 優先割り込みシステム制御
  • システムインターフェースラッパー
    • AMBA - APB Bus、Altera Avalon Bus、Xilinx OPB Bus

対応デバイス、対応OS

  • Intel FPGA
  • Lattice FPGA
  • Xilinx FPGA
  • ASIC

ロジックリソース

お問い合わせください

提供物

  • VERILOG または VHDLソースコード、または、FPGAネットリスト
  • VHDL またはVERILOGテストベンチ環境
  • 技術文書
    • インストールに関する注意事項
    • HDLコア仕様
    • データシート
  • 合成スクリプト
  • サンプルアプリケーション
  • テクニカルサポート

ライセンス形態

  • プロジェクト限定ライセンス
  • ロイヤリティ フリー
  • シングルサイト/マルチサイトを選択(開発拠点数)

評価版

有償評価版あり

  • ネットリスト提供
  • 利用期間30日間

製品カタログ

INQUIRY

UART 【D16450】に関する在庫、価格などの
お問い合わせはこちらから

フォームが表示されるまでしばらくお待ち下さい。

恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。

お急ぎの方はこちらから
050-3000-2102
平日:9:00〜17:00
CONTACT

まずは、ご相談ください。

「探している組み込み製品」も「相談したい組み込み開発」も、まずはこちらから。
“こんな製品はないか”、“見積もりがほしい”、“この技術は対応できるか”、“詳しい実績が知りたい”——質問だけでも結構です。
お急ぎの場合も迅速に対応します。

お電話でのお問い合わせ 050-3000-2102 インダストリービジネス事業部 平日:9:00〜17:00