IPC500

IPC500

概要・特長

IPC500は、Chip on FPGAのIPC9xxx、IPC17xxおよびIPC1603の評価のためキットです。
IPC9xxx、IPC17xxおよびIPC1603は、パケット網上に高品質周波数同期および時刻(ToD)を提供するために、IPClockの最高水準の技術によって最適化されたIEEE 1588v2準拠のバウンダリー、マスターおよびスレーブクロックを利用しています。
IPC9xxx、IPC17xxおよびIPC1603は、Xilinx社のSpartan6 FPGAにChip on FPGAとして実装されており、8MBのフラッシュメモリおよび64MBのDDR IIメモリを使用しています。
IPC500は、BNCコネクタ経由でCLK IN、CLK OUTおよびPPS、RJ45を経由して100/1000Mbpsのイーサネット接続、DB9コネクタを経由してRS232 TODインタフェースを持っています。
IPC500は、RS232管理ポートを経由してユーザによって監視することができます。またIPC500は、いくつかのLEDによって次の状態表示をします。システム電力、デバイス状態(パス、アラーム、フェール)、クロック状態(フリーラン、ホールドオーバー、トレース/ロック)。

仕様

  • CLK IN
  • 1PPS from GPS
  • CLK OUT
  • 1.544MHz, 2.048MHz, 10MHz
  • PPS OUT
  • 1PPS
  • TOD
  • ToD Message Protocol: NMEA
  • Network Interface
  • 100/1000 Base-T Ethernet
  • Management and Control
  • CLI based configuration and management via RS-232
  • IEEE1588v2
  • IEEE1588v2 PTP, G.8265.1, G.8275.1, G.8275.2, Boundary Clock, Master / Slave, Unicast / Multicast, ITU-T G.8261 compliant,
  • LEDs
  • PWR: Power, STAT: Status, LK/TR: Lock/Trace, HO: Holdover, FR: Free Run

提供物

①IPC500ボード
②付属品
③ドキュメント
・IPC500 EVB Datasheet
・IPC500 User Manual
・IPC500 Schematics
・IPC500 Schematics - Application Note

以下のドキュメントはIPClock社とのMutual NDA締結によって提供可能です。
・IPC9xxx_17xx_1603 User Guide
・IPC9000 Datasheet

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

富士ソフトの製品サポート

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら

IPCLOCKのIPC500
に関するお問い合わせはこちらから

製品詳細や価格などコンシェルジュにご相談できます!
お気軽にお問い合わせください。

お急ぎの方はこちらから

0120-593-111平日9:00〜17:00