QSE-IP-86 耐量子暗号エンジン

ブロック図

概要・特徴

RambusのQuantum Safe Engine (QSE) IP は、ASIC、SoC、および FPGA デバイス向けに耐量子暗号の高速化を提供します。QSE-IP-86 コアは、チップ設計において、古典的な公開鍵暗号を高速化する PKE-IP-85 コア および真の乱数を生成する TRNG-IP-76 コア と組み合わせて、ハードウェアの Root of Trust または組み込み型セキュアエレメントに統合されます。差分電力解析（DPA）攻撃に対する追加の保護が必要な高セキュリティアプリケーション向けに、QSEのDPA対応バージョンが利用可能です。
QSEは、FIPS 203 ML-KEMおよびFIPS 204 ML-DSA規格に対応しています。組み込みのQSEコアファームウェアにより、コア機能はNIST仕様の将来的な更新に対応するため、更新可能です。

仕様

QSEは、CRYSTALS-Kyberアルゴリズムに基づくFIPS 203 ML-KEMを鍵交換および鍵の暗号化/復号化に採用しています。これと組み合わせて、CRYSTALS-Dilithiumアルゴリズムに基づくFIPS 204 ML-DSAをデジタル署名、署名検証、鍵生成に採用しています。両方の操作は、NIST カテゴリ 5 まで対応しています。組み込みの SHA-3、SHAKE-128、SHAKE-256 アクセラレータは、ハッシュおよび拡張出力 (XOF) 機能を高速化するために使用されます。

QSE は、コントローラ、格子アクセラレータ、SHA-3 ハッシュおよび SHAKE XOF アクセラレータ、ホストインターフェース、ファームウェア、およびソフトウェアドライバコンポーネントで構成されています。 システムホストコントローラーは、高レベル暗号化操作（ML-KEM、ML-DSA、またはSHA-3など）の入力データを専用SRAMに書き込み、QSEの内部CPUに対して高レベルコマンドを発行します。内部CPUは下位レベルの操作を制御し、内部ハードウェアモジュール（NTT/逆NTT操作用のPQコア、SHAKE用のSHA-3コア）を活用して計算を高速化します。内部 CPU は、その操作を実行する際に、専用の SRAM に格納された鍵およびデータにアクセスします。 QSE に統合された SHA-3/SHAKE コアは、ホストプロセッサで実装されるハッシュベースの署名検証操作（XMSS/LMS など）の（将来の）サポートのために、SHA-3 加速操作にも使用できます。 1GHzで、Rambus QSEは1秒あたり7,100/13,500回のML-KEM-1024（CRYSTALS-Kyber Cat-5）のデカプセル化/カプセル化操作を実行し、通常は1秒あたり最大1,400回のML-DSA-87（CRYSTALS-Dilithium Cat-5）署名操作を実行します。

対応デバイス・対応OS

ASIC・FPGA

ライセンス形態

弊社にお問い合わせください。

評価版

弊社にお問い合わせください。

提供物

●完全な統合ガイド
リファレンスマニュアル
アプリケーション開発者ガイド
●RTL および FW パッケージ
合成およびシミュレーション用の Verilog RTL
標準 EDA ツールフロースクリプトおよびサポートファイル
検証テストベンチおよびテストベクトル
●SW パッケージ
例を含むドライバー開発キット

メーカーWEBサイト

https://www.rambus.com/security/quantum-safe-cryptography/qse-ip-86/

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら