CANバスコントローラ【DCAN-FD】

CANバスコントローラ【DCAN-FD】

概要・特長

CANバスコントローラは、自動車および産業用アプリケーションで広く使用されているコントローラエリアネットワーク(CAN)のスタンドアロンコントローラです。 Bosch CAN 2.0B仕様(2.0B Active)およびCAN FDに準拠しています。


  • ISO 11898-1:2015に基づいた設計
  • CAN 2.0BおよびCAN FDフレームをサポート
  • 最大64バイトのデータフレームをサポート
  • フレキシブルなデータレートをサポート
  • リトル/ビックエンディアンの8/16/32ビットCPUスレーブインターフェイス
  • シンプルなCPUインタフェース
  • 標準(11ビットのID)フレームと拡張(29ビットのID)フレームの両方をサポート
  • 最大8 Mbpsのデータレート
  • ハードウェアメッセージフィルタリング(デュアル/シングルフィルタ)
  • 128バイト受信FIFOと送信バッファ
  • オーバーロードフレームはFIFOオーバーフロー時に生成
  • ノーマルモードとリッスンオンリーモード
  • トランシーバ遅延補償は最大3つのデータビット長
  • シングルショット送信
  • 伝送を中止する能力
  • 読み取り可能なエラーカウンタ
  • ラストエラーコード

仕様

シンボル

ブロックダイアグラム

ピン説明

ユニット

Receive FIFO
受信FIFOコントローラです。
RX RAM Interface
受信フレームを格納するため、DCANコアが使用する外部デュアルポートメモリのインターフェースです。
ACF Acceptance filter
フィルタレジスタの設定に基づいて受信メッセージを受け入れるかを決定します。
BRP Baud Rate Prescaler
ボー・レート プリスケーラーです。
BSP Bit Stream Processor
メッセージをフレームに変換、フレームをメッセージに変換します。
BTL Bit Timing Logic
ビット時間を処理、サンプルポイントの位置を計算し、同期を実行します。
EML Error Management Logic
エラーマネージメントロジックです。
IML Interface Management Logic
CPUからの命令判別及び割り込みとステータスを通知します。
TX RAM Interface
DCANコアが送信フレームを格納するために使用する外部デュアルポートメモリへのインターフェースです。

対応デバイス、対応OS

  • Intel FPGA
  • Lattice FPGA
  • Xilinx FPGA
  • ASIC

ロジックリソース

提供物

Source code
・VHDLソースコード
・VERILOGソースコード
・ネットリスト(FPGA EDIF / NGO / NGD / QXP / VQM)
VHDL&VERILOGテストベンチ環境
・Active-HDL自動シミュレーションマクロ
・NCSim自動シミュレーションマクロ
・ModelSim自動シミュレーションマクロ
・リファレンス レスポンスによるテスト
技術文書
・インストールに関する注意事項
・HDLコア仕様
・データシート
合成スクリプト
サンプルアプリケーション
テクニカルサポート
・IPコア実装のサポート
・3ヶ月のメンテナンス
 IPコアの提供とドキュメントのアップデート、マイナーバージョンとメジャーバージョン
 の変更
 メールサポート

ライセンス形態

  • プロジェクト限定ライセンス
  • ロイヤリティ フリー
  • シングルサイト/マルチサイトを選択(開発拠点数)

評価版

利用期間1ヶ月の無償評価版

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

富士ソフトの製品サポート

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら

Digital Core DesignのCANバスコントローラ【DCAN-FD】
に関するお問い合わせはこちらから

製品詳細や価格などコンシェルジュにご相談できます!
お気軽にお問い合わせください。

お急ぎの方はこちらから

0120-593-111平日9:00〜17:00