I2Cインターフェース スレーブ 【DI2CS】

I2Cインターフェース スレーブ 【DI2CS】

概要・特長

I2Cは、2線式の双方向シリアルバスであり、デバイス間のデータ伝送のシンプルで効率的な方法を提供します。I2Cインターフェース スレーブは、マイクロプロセッサ/マイクロコントローラとI2Cバス間のインタフェースを提供します。マイクロプロセッサ/マイクロコントローラによって決定される動作モードに応じて、スレーブとして動作します。DI2CSコアには最新I2C仕様のすべての機能が組み込まれています。


● I2C仕様のv.3.0に準拠

● スレーブモード
  • スレーブ動作
    スレーブトランスミッタ
    スレーブレシーバー
  • すべての伝送速度のサポート
    スタンダード(最大100kb/s)
    ファスト(最大400kb/s)
    ファストプラス(最大1Mb/s)
    ハイスピード(最大3,4 Mb/s)
  • 広範囲の入力クロック周波数の動作が可能
  • ユーザー定義のデータセットアップ時間

● シンプルなインターフェイスにより、マイクロプロセッサ/マイクロコントローラデバイスへ簡単に接続可能

● 割り込み生成

● システムインターフェースラッパー
AMBA - APB Bus、Altera Avalon Bus、Xilinx OPB Bus

仕様

シンボル

ブロックダイアグラム

ピン説明

ユニット

CPU Interface
DI2CMS内部ブロックとマイクロプロセッサ間のインタフェースです。
Control Logic
インターフェース経由で送信されたすべてのコマンドの実行を管理します。また、 内部データフローを同期させます。
Shift Register
SDAラインを制御し、データ送受信中にデータとアドレスのシフトを実行します。
Control Register
すべてのタイプのI2Cバス送信を実行するために使用される5つの制御ビットを含みます。
Status Register
I2CバスとDI2CSコアの7つのステータスビットを含みます。
Input Filter
スパイクをフィルタリングします。
Synchronization Logic
DI2CSコアの同期を実行します。
Clock Stretching
DI2CSコアが次の伝送準備ができていない場合、I2CのSCLクロックストレッチを実行します。

対応デバイス、対応OS

  • Intel FPGA
  • Lattice FPGA
  • Xilinx FPGA
  • ASIC

ロジックリソース

提供物

Source code
・VHDLソースコード
・VERILOGソースコード
・ネットリスト(FPGA EDIF / NGO / NGD / QXP / VQM)
VHDL&VERILOGテストベンチ環境
・Active-HDL自動シミュレーションマクロ
・ModelSim自動シミュレーションマクロ
・リファレンス レスポンスによるテスト
技術文書
・インストールに関する注意事項
・HDLコア仕様
・データシート
合成スクリプト
サンプルアプリケーション
テクニカルサポート
・IPコア実装のサポート
・3ヶ月のメンテナンス
 IPコアの提供とドキュメントのアップデート、マイナーバージョンとメジャーバージョン
 の変更
 メールサポート

ライセンス形態

  • プロジェクト限定ライセンス
  • ロイヤリティ フリー
  • シングルサイト/マルチサイトを選択(開発拠点数)

評価版

利用期間1ヶ月の無償評価版

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

富士ソフトの製品サポート

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら

Digital Core DesignのI2Cインターフェース スレーブ 【DI2CS】
に関するお問い合わせはこちらから

製品詳細や価格などコンシェルジュにご相談できます!
お気軽にお問い合わせください。

お急ぎの方はこちらから

0120-593-111平日9:00〜17:00