SPI マスター/スレーブ【DSPI】

概要・特長

シリアル ペリフェラル インターフェース （マスター/スレーブ）は、完全に設定可能なSPIマスタ/スレーブデバイスです。ユーザはシリアルクロック信号SCKの極性と位相を設定できます。これは、マイクロコントローラがシリアル周辺装置と通信することを可能にするだけでなく、マルチマスターシステム内のインタープロセッサと通信することを可能にします。

仕様

ブロックダイアグラム

ピン説明

ユニット

Shift register and Read Data Buffer

システムは送信方向にシングルバッファリングされ、受信方向にダブルバッファリングされます。これは、前のトランザクションが完了するまで、送信用の新しいデータをシフターに書き込むことができないことを意味します。受信データはパラレル・リード・データ・バッファに転送されるので、シフタは次のシリアル・キャラクタを自由に受け入れることができます。 次のシリアル・キャラクタの転送準備の前に、最初のキャラクタがリードデータバッファから読み出される場合、オーバーラン状態は発生しません。SPI転送が発生すると、8ビット・キャラクタがデータピンにシフトアウトされ、別の8ビットキャラクタが2番目のデータピンで同時にシフトされます。この転送は、マスタの8ビットシフトレジスタとスレーブの別の8ビットシフトレジスタが循環16ビットシフトレジスタとして接続されているからです。転送が発生すると、この分散シフトレジスタは8ビットの位置にシフトされます。したがって、マスターとスレーブのキャラクタは効果的に交換されます。

Control Register

コントロール レジスタは、いつでも読み書きすることができ、DSPI_FIFOシステムの設定に使用されます。このレジスタは、送信モード（マスタ、スレーブ）、SPIクロックの極性と位相、伝送速度を制御します。

Status Register

ステータスレジスタ（SPSR）には、転送の完了またはシステムエラーの発生を示すフラグが含まれています。すべてのフラグは、対応するイベントが発生したときに自動的に設定され、ソフトウェアシーケンスによってクリアされます。

Slave Select Control Register

スレーブセレクトコントロールレジスタ（SSCR）は、どのスレーブを選択するか制御します。スレーブ選択出力はSPIマスタ転送中に駆動します。SSCRレジスタの内容は、DSPIマスタ送信開始時に自動的にSS7O-SS0O端子に割り付けられます。

SPI Clock Logic

ソフトウェアは、SPIコントロール レジスタ（SPCR）の2ビットを使用して、SCKの位相と極性の4つの組み合わせから任意のものを選択できます。クロック極性は、CPOLコントロールビットによって指定されます。.CPOLコントロールビットは、クロックのハイアクティブまたはローアクティブを選択可能で、転送フォーマットに影響を与えません。クロックフェーズ（CPHA）コントロールビットは、基本的に異なる2つの転送フォーマットの1つを選択します。 クロック位相と極性は、マスタSPIデバイスと通信するスレーブデバイスで同じにする必要があります。場合によっては、転送の間に位相と極性を変更して、マスタデバイスが異なる要求を持つペリフェラルスレーブと通信できるようになります。DSPI上のSPIシステムの柔軟性により、ほとんどすべての既存同期シリアル・ペリフェラルとの直接インタフェースが可能になります。

SPI Controller

SPIコントローラはマスタ/スレーブの動作を管理し、伝送を制御します。 また、伝送速度とフォーマット（位相と極性）も管理します。コントローラ自身が割り込み要求を生成し、送信エラーを選択します。

対応デバイス、対応OS

ロジックリソース

提供物

ライセンス形態

評価版

関連製品

IP(ペリフェラル)

製品カタログ

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら