16/32ビットマイクロコントローラ【D68000-CPU32】

概要・特長

D68000-CPU32は、68000 32ビットマイクロプロセッサとバイナリ互換のIPコアです。16ビットデータバスと24ビットアドレスデータバスを備えています。MC68008、MC68010、CPU32（MC68020のバージョン）とコード互換性があります。標準の68000コアよりも高いパフォーマンスでプログラムを実行することを可能にする改良された命令セットになっています。また、DoCD-BDMデバッガインターフェースを内蔵しています。また、完全自動化されたテストベンチとテストセットが付属しており、SoC設計フローの各段階でパッケージを簡単に検証できます。

仕様

• 68000と互換性のあるソフトウェア
• オンチップデバッガ DoCD-BDMを内蔵
• VBRレジスタ
• 最適化されたシフトとローテーション
• パフォーマンスを向上させるためにアイドルサイクルを削除
• 実効アドレス計算時間の短縮
• 68000と同一のバスサイクルタイミング
• 32ビットデータおよびアドレスレジスタ
• 16のアドレッシングモード
• 5つのデータタイプをサポート (ビット、BCD、バイト、ワード、および、ロングワード)
• 算術論理ユニット
  • 8,16,32ビット算術＆論理演算
  • 16×16、32×32ビット符号付きおよび符号なし乗算
  • 32/16, 32/32, 64/32ビット符号付きおよび符号なし除算
  • ブール演算
• 割り込みコントローラ
  • 7つの割り込みコントローラ
  • 無制限の数の仮想割り込みソース
  • ベクトル化モードと自動ベクトル化モード
  • CPU32と同様にフォーマット$0, $2, $Cの例外処理をサポート
• メモリインターフェース
  • 最大16MBのアドレス空間
  • 16ビットデータバス
  • 非同期バス制御
• M6800ファミリー同期インターフェース
  • 3線式および2線式バスアービトレーション
  • スーパーバイザーモードとユーザモード
• 完全に合成可能で、内部にトライステートのないスタティックな同期設計

製品構成

対応デバイス、対応OS

ASIC、および、FPGA

ロジックリソース

お問い合わせください

提供物

• VERILOG または VHDLソースコード、または、FPGAネットリスト
• VHDL またはVERILOGテストベンチ環境
• 技術文書
  • インストールに関する注意事項
  • HDLコア仕様
  • データシート
• 合成スクリプト
• サンプルアプリケーション
• テクニカルサポート

ライセンス形態

シングルプロジェクトライセンス (ロイヤリティなし)

評価版

あり

• ネットリスト提供
• 利用期間1ヶ月間

関連製品

IP（IPコア/FPGA/ASIC）

メーカー	製品名	概要
Digital Core Design	16/32ビットマイクロコントローラ【D68000-BDM】	D68000-BDMは、68000 32ビットマイクロプロセッサとバイナリ互換のIPコアです。

製品カタログ

• 16/32ビットマイクロコントローラ【D68000-CPU32】_catalog

Digital Core Design取り扱い製品カテゴリー

IP（IPコア/FPGA/ASIC）

IP（IPコア/FPGA/ASIC）

富士ソフトの製品サポートに関して

組み込み開発の現場経験が豊富な富士ソフトだから、購入前はもちろん、購入後でも安心していただけるサポート体制をご用意しております。

組み込み開発の各領域のエキスパートが、
しっかりサポート致します。

詳しくはこちら

その他のIP（IPコア/FPGA/ASIC）を探したい場合は

富士ソフトが扱う組み込み製品を「製品カテゴリ」「機能」「メーカー」から探すことができます。組み込み製品を選択肢の中から簡単に絞り込めるほか、 フリーワードで組み込み製品を検索することも可能です。各製品ページには、その組み込み製品について詳細な情報が掲載されています。

その他のIP（IPコア/FPGA/ASIC）の製品検索こちら